摘要：:臺積電,芯片,2nm,A14【手機(jī)中國新聞】臺積電在2nm半導(dǎo)體制造節(jié)點(diǎn)方面取得重大研究打破，有望在2023年中期進(jìn)入2nm工藝試出產(chǎn)階段，并在一年后開始批量出產(chǎn)。今朝，臺積電的最新制造工藝是5nm工藝，已用
|
【手機(jī)中國新聞】臺積電在2nm半導(dǎo)體制造節(jié)點(diǎn)方面取得重大研究打破，有望在2023年中期進(jìn)入2nm工藝試出產(chǎn)階段，并在一年后開始批量出產(chǎn)。今朝，臺積電的最新制造工藝是5nm工藝，已用于出產(chǎn)A14仿生芯片。
據(jù)先容，臺積電的2nm工藝將回收差分晶體管設(shè)計。該設(shè)計被稱為多橋溝道場效應(yīng)(MBCFET)晶體管，它是對先前FinFET設(shè)計的增補(bǔ)。值得留意的是，這也是臺積電第一次將MBCFET設(shè)計用于其晶體管。臺積電一位高管對外暗示，“我們樂觀估量2023年下半年風(fēng)險試產(chǎn)收益率將到達(dá)90%，這將有助于我們將來繼承贏得蘋果、匯達(dá)等主要廠商的大訂單”。同時，他還提到，量產(chǎn)將于2024年開始。
臺積電去年創(chuàng)立了2nm項目研發(fā)團(tuán)隊，尋找可行的成長路徑。思量到本錢、設(shè)備兼容性、技能成熟度和機(jī)能等條件，2nm回收了基于環(huán)抱門（GAA）工藝的MBCFET。該布局辦理了FinFET工藝收縮引起的電流節(jié)制泄漏的物理限制。 臺積電,芯片,2nm,A14http://afofamily.com/news/xingyezixun/35172.html (責(zé)任編輯：admin) 
|
------分隔線----------------------------